【中国经济新闻联播网讯 记者 易全】中国本土EDA(Electronic Design Automation，电子设计自动化)厂商华大九天，10日假第五届中国电子信息产业博览会（CITE2017），面向先进工艺SOC（系统级芯片）设计，发布了他们研发的全新时序优化解决方案ICExplorer-XTop 和ICExplorer-XTime。上述两个方案可有效提升SOC设计效率，使芯片在性能、功耗与面积上取得最佳表现并显著提升成品率。
在此之前，华大九天的ICExplorer系列产品（TimingExplorer 、ClockExplorer）为业界首款Physical-aware时序优化产品，在SOC后端设计中广为人知，并为众多全球顶尖高端SOC芯片设计厂商采纳，已成功用于数十款16nm/10nm SoC芯片流片。此次华大九天发布的下一代物理设计时序优化及其签核解决方案，在上一代产品的基础上，进一步优化了软件架构和算法，不仅大幅提升了性能，改进了QOR(Quality Of Results，结果质量),并且再次掀起了“时序优化的革命”。
l 新一代的时序优化解决方案ICExplorer-XTop，继承并增强了对先进工艺下芯片物理布局布线约束的支持。其核心算法经过多线程并行运算的强化，大幅度提高了软件运算速度，可以在先进的16/14/10纳米FinFET工艺制程和其它成熟的制程节点下快速完成多目标的时序优化，以有效减少设计迭代周期。
l SPICE(Simulation program with integrated circuit emphasis，是最为普遍的电路级模拟程序，其仿真核心大同小异，都是采用了由美国加州Berkeley大学开发的spice模拟算法。)级别快速准确的Silicon-aware Timing Sign-off解决方案ICExplorer-XTime，可以帮助设计者完美解决在先进工艺下或低电压设计时，STA工具时序计算不准确造成的时序收敛困难和良率问题。ICExplorer-XTime内嵌的SPICE级仿真引擎（ALPS™）拥有先进的智能矩阵求解技术，相比传统仿真器可提供5-10X的加速。其全新的分布式并行化体系架构可以充分利用处理器硬件资源，快速完成仿真及其结果的大数据分析。同时，ICExplorer-XTime还提供了丰富的Silicon-aware Sign-off功能，例如关键路径的时序矫正、电路对电压及其温度的敏感度分析，快速蒙特卡洛分析等，可帮助用户进一步提升设计的PPA（Personal Package Archives，个人软件包档案）性能、TAT周转时间以及良品率。
北京华大九天软件有限公司是中国最具规模的EDA/IP供应商，成立于2009年6月，是中国电子信息产业集团（CEC）的下属国有控股企业，致力于提供专业的EDA软件、IP及其设计服务，包括模拟/数模混合IC设计全流程解决方案、数字SOC设计优化解决方案、平板(FPD)设计优化解决方案以及数模混合信号IP等。公司在上海、深圳、成都、南京设有分支机构，营销网络遍及亚太、北美与欧洲。
